MICROPROCESADORES ARM CORTEX M3.
Los microprocesadores ARM CORTEX M3 son un grupo de procesadores de 32 bits de arquitectura RISC diseñados por ARM (Advanced Risc Machines LTD) para implementarse en sistemas dedicados. Estos procesadores pertenecen al grupo de procesadores ARM CORTEX M, que son diseñados para utilizarse en el diseño e implementación de microcontroladores.
Los microprocesadores ARM CORTEX M3 tiene las siguientes características:
- Se basa en la arquitectura ARMv7-M.
- Soporta los juegos de instrucciones tipo THUMB y THUMB-2.
- Pipeline de tres estados.(Fetch, Decode, Execute)
- Controlador de Interrupciones con NMI, mas 1 a 240 posibles interrupciones.
- Modos de descanso (Sleep mode) integrados.
- Protección de memoria por área.
- 1.25 DMIPS/MHz.
Estas y otras caracteristicas son encontradas en la mayoría de microcontroladores que se basan en esta familia de microprocesadores. Las compañías que adquieren las licencias para basar sus diseños en estas familias tienen la libertad de añadir los dispositivos de entrada/salida entre otros que consideren necesarios para la implementación de sus microcontroladores. Por ejemplo:
STMicroelectronics tiene una familia de microcontroladores llamados STM32. Esta familia incluye en sus microcontroladores un core (microprocesador) Cortex M3 y un conjunto de dispositivos como son:
- Memoria RAM.
- Memoria Flash.
- Puerto/s USB.
- Puerto/s CAN.
- Puerto/s SPI.
- Puerto/s I2C.
- Puerto/s UART.
- Puerto/s USART.
- Interface SDIO/MMC.
- Timers de 16 y 32 bits.
- WatchDog Timers.
- Sensor de temperatura.
- Convertidores ADCs.
- Convertidores DACs.
- Puertos de entrada y salida paralelos.
- Interface de cámara.
- Soporte para DMA.
- Oscilador interno, entre otros.
A continuación se muestra el diagrama interno del microprocesador Cortex M3.
La parte del diagrama interno del Microprocesador Cortex M3 que evidencia que la arquitectura del mismo es harvard la podemos observar en la parte central del mismo, pues como todos sabemos la arquitectura Harvard se caracteriza porque los códigos y datos están separados, lo que permite acceder a ambos a la vez. En este diagrama (entre el MPU 'Unidad de Protección de Memoria') se puede apreciar que ambos buses (de datos y de instrucciones) están separados, al igual que en la parte correspondiente a AHB (Bus de Alto Rendimiento).
ResponderEliminarCon respecto a la segunda parte del video, lo que más me llamó la atención del diagrama en bloque fue el AHB to APB, pues estuve investigando para poder distinguir las diferencias entre estos buses y las mismas consisten en que AHB -> Es un Bus de alto rendimiento, donde la comunicación resulta ser compleja y las transacciones divididas, además las operaciones son con pipeline (lo que reduce el tiempo de ejecución de una tarea) y los buses de estos son grandes: 64/128bits. Sin embargo, el APB -> Es un Bus Periférico Avanzado, en donde los accesos a memoria son masivos y las señales son menos complejas, además es bus es más pequeño (32bits) y la potencia que consume es baja por lo que consume menos energía, sin embargo, no es posible escribir sólo 8 bits.
Otra parte interesante es que este microprocesador posee un pin de interrupción NVIC y un timer interno SYSTICK.